EMI濾波器的技術與設計 (轉貼)
EMI濾波器的技術與設計隨著各種電子設備、電視網路、交換機、行動通訊設備及辦公自動化的日益普及，電子系統中的電磁環境越來越複雜，電磁干擾（EMI）現象日益嚴重，並且成為影響系統正常工作的明顯障礙。
電磁干擾以及相關影響
電磁干擾按其能量傳播的方式可分為輻射干擾和傳導干擾2種。對於輻射干擾，採用屏蔽技術來消除可取得最好的效果；而對於傳導干擾，採用磁性濾波元件來消除、抑制則是最有效和最經濟的方法。將抗EMI元件安置到儘可能靠近干擾源的地方，可有效減少輻射干擾的產生。抗EMI磁性元件按其抑制或吸收傳導干擾的工作原理又可分為吸收式抗EMI濾波器和組合式抗EMI濾波器。
隨著電子設計、電腦與家用電器的大量湧現和廣泛普及，電力網路所帶來的噪訊干擾日益嚴重，甚至在某種程度上已經形成公害。特別是瞬態干擾，這類干擾來自於交流電線路上出現的突波（可能來自於電擊）電壓、電話響鈴電壓（鈴響瞬間電壓可高達100V以上）、火花放電等瞬間干擾訊號，其特點是作用時間極短，但電壓幅度高、瞬態能量大。
瞬態干擾會造成單晶片交換式電源輸出電壓的波動，當此情況發生時，有可能會損壞TOPSwitch晶片，因此必須採用抑制措施。通常靜電放電（ESD）和電快速瞬變脈衝群（EFT）對數位電路的危害要高於對類比電路的影響。靜電放電在5MHz∼200MHz的頻率範圍內產生強烈的射頻輻射。此輻射能量的峰值經常出現在35MHz∼45MHz之間發生振盪。
由於許多I/O電纜的諧振頻率也通常在這個頻率範圍內，當發生此類干擾時，電纜訊號中便會串入了大量的靜電放電輻射能量。當電纜暴露在4kV∼8kV靜電放電環境中時，I/O電纜終端負載上可以測量到的感應電壓可能高達600V。此電壓遠遠超出了典型數位的Vth 0.4V規範。典型的感應脈衝持續時間大約為400ns。若將I/O電纜屏蔽起來，並使其兩端接地，讓內部訊號線路全部處於屏蔽層內，藉此可以將干擾減小60db∼70db，負載上的感應電壓也能夠降到只有0.3V或以下。電快速瞬變脈衝也會產生相當強大的輻射，從而耦合到電纜和機殼線路當中。
電源線濾波器可以對電源進行保護。線路與接地之間的共模電容是抑制這種瞬態干擾的有效元件，它使干擾旁路到機殼上，使其遠離內部電路。當這個電容的容量受到洩漏電流的限制而不能太大時，共模扼流圈必須提供更大的保護作用。這通常要求使用專門的帶中心抽頭的共模扼流圈，中心抽頭通過一隻電容（容量由洩漏電流決定）連接到機殼。共模扼流圈通常繞在高導磁率鐵氧體芯上，其通常電感值為15mH∼20mH。
EMI濾波器的需求日增
由於最近幾年電子產品逐漸朝高功率、高傳輸速率、小型化方向發展，使得EMI問題越來越複雜且多樣化，事實上這正意味著充分掌握EMI特性，同時在設計階段事先導入預防措施採取正確的防範對策，才是有效克服日趨嚴格的EMI/EMC挑戰最佳手段。電磁干擾濾波器（EMI Filter）是近年來被推廣應用的1種新型組合元件。它能有效地抑制電路噪訊，提高電子設備的抗干擾能力及系統的可靠性，可廣泛用於電子測量儀器、電腦機房設備、開關電源、測控系統等領域。
在濾波應用方面，涉及的不僅是所謂的無線電頻譜，還有電源線，包括從直流到數百兆赫的輻射。就基地台和類似設備所面臨問題，大多是由於電源品質不盡人意，存在許多開關瞬態現象。此外，由於終端設備體積越做越小，時脈產生器離線路更近、電路板會更小，因此對於EMI濾波的要求也更嚴苛。
具備完整差模與共模濾波的電源供應器
EMI濾波器的類型
EMI濾波器依照其抑制或吸收傳導干擾的工作原理不同之處，可以分為吸收式EMI濾波器以及組合式EMI濾波器2種，分別概述如下：
■吸收式EMI濾波器
吸收式抗EMI濾波器在結構上相當於一個繞線或穿心的磁芯線圈，這類濾波器主要是利用磁性材料的阻抗頻率特性來達到抑制EMI的目的，由於磁芯線圈在高頻段時的阻抗遠大於其在低頻段的阻抗，為了達到最佳的干擾濾除效果，吸收式抗EMI濾波器在干擾的中心頻段具有最大的阻抗值，而濾波器阻抗的峰值頻率點一般來說會與磁芯材料的截止頻率成正比，即與磁芯材料的起始磁導率成反比。因此，為了滿足濾除不同頻段電磁干擾的要求，用於吸收式抗EMI濾波器的材料必須加以系列化。對於不同的抗EMI材料具有不同的阻抗峰值頻率點，分別針對濾除不同頻段的干擾。
吸收式抗EMI濾波器按其具體用途可分為小訊號濾波器、中間（intermediate）濾波器和電源濾波器3大類。小訊號濾波器主要用於吸收多股並行訊號傳輸線上附加的干擾，如交換機數據連線、電腦主機與監視器之間的纜線、主機與磁碟機排線干擾等等。此類濾波器一般製作成多孔平板狀或扁平盒狀，每條訊號線相當於都通過了1個單匝的磁芯。對於不同的干擾頻段，要求濾波器具有不同的阻抗峰值頻率點，這可通過選擇不同的材料來實現，而阻抗的大小則主要由磁芯的長度來控制。
中間濾波器的安置必需要先得知電路上何種元件為干擾源，如電晶體或者是MOSFET所引起的過衝現象時，便可將濾波器直接安置於該干擾元件的接腳上。如果干擾源不易確定，但是干擾傳輸路徑明確，此時便可將濾波器設置於該特定電路上。扼流線圈也是屬於此種濾波器，一般為環形外觀，可讓所有可能產生干擾的線路都穿過或環繞在磁芯上。扼流線圈的優點是具有極寬的頻帶及阻抗，但是要配置扼流線圈，就必需要注意個線路之間的絕緣以及電容數量。
共模扼流線圈
而在電源濾波元件方面，由於其線路上通過的電流較大，所以要注意磁芯的的負載問題。此類濾波器包含了交換式電源中應用的共模扼流線圈、電源線路扼流線圈等。對於電源線路上專門的差模扼流圈，由於承受的偏置電流大，目前最理想的材料是選擇復合磁粉芯，它是將金屬軟性磁粉經絕緣包裹壓製回火而成，不但材料的抗飽和強度增大，而且磁芯的電阻率比起單純的金屬軟磁材料增大了幾數倍，因此可以應用在較高的頻段內。雖然磁粉芯的起始磁導率不是很高，但是可透過增加匝數的方式來獲得高阻抗能力。
■組合式EMI濾波器
組合式抗EMI濾波器又稱為反射式濾波器或復合LC型濾波器，根據在交流狀態下電容的通高頻阻低頻、電感的通低頻阻高頻的特性，將電感和電容組合連接成電路，使其具有一定的濾波功能。而根據濾波程度的要求不同，選用的LC組合及對電感和電容值的要求也不同。
由於組合式濾波器容易在高頻率時受到電感、電容的參數影響，有可能會導致諧振現象，使濾波器的濾波性能大幅下降。因此組合式EMI濾波器一般只適用於抑制頻率相對較低的干擾。不過因為其濾波效果可以就由調整電感電容值參數來改變，只要調整得宜，組合式EMI濾波能夠產生更佳的濾波效果，且頻段變化也將更靈活。一般來說，在特定的應用中，吸收式EMI濾波器與與組合式EMI濾波器也能夠串聯搭配使用。 EMI濾波器的設計方式
EMI噪訊包含共模（CM）噪訊和差模（DM）噪訊兩種。共模噪訊存在於所有交流相線和共模接地之間，其產生來源被認為是2電氣回路之間絕緣洩漏電流以及電磁場耦合等；差模噪訊存在於交流相線之間，產生來源是電流脈衝，交換元件的響鈴電流以及二極體的反向恢復特性。這2種模式的傳導噪訊來源不同，傳導途徑也不同，因而共模濾波器和差模濾波器應當分別設計。
CM及DM噪訊電流的耦合路徑示意圖
在一般常見的交換式電源中，由於主要的EMI干擾源來多自於功率半導體元件的切換動作，因此產生的電磁發射EME（Electromagnetic Emission）通常是寬頻的噪訊，其頻率範圍從交換工作頻率到幾MHz。所以，傳導型電磁環境（EME）的測量頻率範圍在0.15MHz∼30MHz，藉以符合國際標準的規範。設計EMI濾波器，就是要對交換頻率及其高次諧波的噪訊給予足夠的衰減。基於上述標準，通常情況下只要考慮將頻率高於 150kHz的EME衰減至合理範圍內即可。
一般應用於數位處理領域的低通濾波器同樣適用於電子電力裝置中，換言之，EMI濾波器的使用主要是為了滿足幾個需求，這些需求包括了規定要求的阻帶頻率以及阻帶衰減、降低對電源線路的的頻率衰減、低成本以及符合一般低通濾波器的模型。EMI濾波器通常置於交換式電源與電網相連的前端,是由串聯電抗器和並聯電容器組成的低通濾波器。
EMI濾波器的主要技術參數有：額定電壓、額定電流、漏電流、測試電壓、絕緣電阻、直流電阻、使用溫度範圍、工作溫升Tr、插入損耗AdB、外形尺寸、重量等。上述參數中最重要的是插入損耗（亦稱插入衰減），它是評價1款電磁干擾濾波器性能優劣的主要指標。
EMI 濾波器之設計，首先必須獲得濾波器所需提供的雜訊衰減量，此可利用各種雜訊分離器分別量測出待測物在未加任何濾波器元件下之共模和差模原始雜訊。接著利用上述所得結果，計算出所需的濾波器元件值，然後將整個設計好的濾波器加在待測物電源輸入的最前端，並量測檢查此時的雜訊是否符合規範。以下就濾波器設計之步驟作介紹：
◎量測原始共模和差模噪訊：雜訊由電源傳輸阻抗穩定網路（LISN）取出以後，經過雜訊分離器（
Noise separator）可得到想要的雜訊值，便可以頻譜分析儀（Spectrum
analyzer）來進行量測。
共模電流與差模電流的關係圖
◎計算衰減量：當取得共模或差模噪訊量之後，便要計算相關的噪訊衰減量，考慮到共模噪訊與差
模噪訊，被衰減至規範標準時，有可能發生相位相同或相位相差而使得火線和中性
線之總電壓雜訊大小超過規範的情況。為了避免這種情形發生，在計算衰減量時可
先將標準設定於比規範限制小6dB之處，亦即使雜訊抑制之要求更為嚴格，以避免
濾波後雜訊大小仍舊會超過規範限制。
◎計算濾波器元件值：濾波器元件之電感、電容值愈大，則其對雜訊之衰減能力愈強，且可達到之
轉折頻率愈低，對低頻雜訊之抑制效果愈佳，但相對地必須付出成本、體積
增加的代價。由材料特性可知，當電感、電容之值愈大時，元件阻抗特性的
自共振頻率愈低，可持續衰減雜訊之頻率範圍相對變窄，因此其值不可無限
制增大。考慮電容值對體積的變化率較電感值來得小，而且市售之電容器都
有固定之容值，較缺乏彈性，所以在決定共模和差模濾波器的元件值時，應
該要優先考慮電容，在安規限制許可下，儘量選用較大的容值。
實際執行設計時的重點
理論上來說，在電路設計階段時，便要盡可能靠本身的佈線設計來消除EMI噪訊，EMI濾波器的加入主要是為了消除在線路設計中所無法避免的EMI噪訊，而非降低線路設計流程複雜度的武器，當然，產品設計有其時間壓力，設計者無可避免的會依賴現有的工具來降低設計階段的時間損耗，過渡依賴濾波器的話，可能會產生不少糟糕的設計，比如說過長的接地線、錯誤的濾波器配置等等。
如果工程師具有系統設計經驗，通常會在開始設計時就把電源線路EMI濾波器包含在電路中，而不是等到設計結束，卻未能透過EMI測試時，才試圖把濾波器擠進原有的佈線當中。如果他們的設計建立在原有的設計基礎上，那麼所需要的濾波器功能可能便可以直接從過去的設計中沿用下來。但要是涉及不同類型高頻交換電路和較高工作頻率的全新設計，那麼可能會面臨需要分析的新的EMI問題。在一般的情況之下，設計者會瞭解這些EMI具有差模還是共模傳導發射，並且實地進行測試，藉此瞭解在特定頻率範圍內需要達到多少衰減。
結論
電子系統的小型輕量化的發展，促使抗EMI濾波器也不斷朝小型化、晶片化方向發展。多層單片式抗EMI元件就是近年來隨著高密度表面組裝技術（SMT）的發展而發展起來的一種新型表面黏著元件（SMD），由於其小型化的潛力很大，成為近年來研究和開發的熱點。Vishay就推出了具備超薄封裝的EMI濾波器，利用LLP無鉛封裝，提供最高達8通道的濾波器產品。而諸如ST等半導體公司則是逐漸將濾波元件整合到單晶片中，藉此能夠有效的幫助產品體積的進一步微縮。Cypress則是採用結合2個展頻鎖相迴路（PLL）的4-PLL時序元件Cypress，可降低電磁干擾問題，在電路設計上就不需要用到其他濾波手段來降低EMI。
ST公司的單晶片濾波產品
不論是從濾波器的整合性下手，或者是從容易產生EMI的元件進行改善，未來在面對系統EMI濾波設計問題時，還要面對產品更小更精緻化的設計挑戰，傳統的事後補救式EMI濾波設計思維可能要從根本加以改進，利用更先進的開發工具，從前期規劃就著手降低EMI的影響，如此不僅可以縮短開發時程，也可以避免濾波元件造成產品成本的增加。
頁:
[1]