[轉載]ARM發佈全新CoreLink系統IP：下代手機處理器將大躍進
日前，ARM宣佈推出兩套新的強化版Corelink系統IP，一個是CoreLink CCI-550互聯匯流排，用於big.LITTLE多核心架構、完全一致性GPU，而且延遲更低、吞吐量更高，另一個則是CoreLink DMC-500記憶體控制器，帶寬更高、延遲更低。ARM此舉為將來的異構系統晶片奠定了基礎。據ARM稱，CCI-550和今年二月份隨同Cortex-A72 CPU核心誕生的CCI-500一樣，都是目前高通、聯發科普遍使用的CCI-400的換代產品，最大變化就是加入嗅探篩檢程式(snoop filter)，取代第一代大小核架構裏的廣播式設計，同時與所有核心、緩存通信，因而延遲更低、擴展性更強、功耗更低(節省最多上百毫瓦)、性能更高。SoC設計師可以配置記憶體通道數量、跟蹤器尺寸、嗅探篩檢程式過濾能力及6個處理器群。
CCI-400只能支援兩個CPU簇(cluster)，CCI-500翻番到四個，全新CCI-550則不但可以互連六個CPU簇，還支持完全一致性的CPU/GPU混合互連，而且增加了讀取資料緩衝，嗅探資料帶寬也翻了一番，系統帶寬可超過50GB/s。CCI-550還支援最多六個記憶體通道(32-48位元物理定址)、三個系統主介面、六個ACE主埠。該技術適用於手機和數位電視的4K成像以及汽車和網路應用，整顆處理器可以做到24核心。
CoreLink DMC-500是DMC-400的升級版本，可支持LPDDR4/3與最高LPDDR4-4267存儲規格。在整體設計層面，CoreLink CCI-550和CoreLink DMC-500可共同協作實現超過50GB/s的系統記憶體峰值帶寬，可應用於平板電腦和智能手機的4K視頻。
The Linley Group高級分析師Mike Demle表示：“如果想要為客戶提供先進的功能，如4K視頻的錄製和播放、120fps的攝像頭、4K高清顯示器等，那麼就必定需要將異構的CPU、GPU和加速器放在同一個快取記憶體系統裏同步工作，並且還必須要嚴格控制好功耗。”
CoreLink CCI-550、CoreLink DMC-500相關產品已經交給主要合作夥伴，預計在2016年下半年間問世，在新工藝下頻率都能超過1GHz。
頁:
[1]